(54) DIGITAL PHASE VARIABLE CIRCUIT


(11) 55-166331 (A) (43) 25-12-1980 (19) JP (21) Appl. No. 54-74129 (22) 12.6.1979 (71) NIPPON DENKI K.K. (72) ICHIROU TAKASE

(51) Int. CP. H03K5/135

.....

PURPOSE: To secure the steady phase variation without having the large-scale circuit but by realizing such circuit constitution in that the 2^m-types of phase states may be secured by giving the control to the m-units of control lines.

CONSTITUTION: The pulse signal supplied to input terminal 201 enters synchronous counter 202 to generate pulses (a :~(d) received the 1.2, 1.4, 1.8, and 1.16division each at each output step. Here laten circuit 203 which supplies pulse (a) receives the 90 (delay via latch pulse (b), and the output signal of latch circuit 204 which supplies the signal receives the 45 (delay via latch pulse (c)). And the output signal of latch circuit 205 receives 22.5 (delay via latch pulse (d)) and is then delivered to terminal 210. The above actions are done in the state under which the logic levels are all 0 for control lines CONT, 1~3 of input terminal 209 and the output of each counter step gives conduction to all OR circuits 206~208. Then if the control is given to three control lines of terminal 209 with the control signals, the eight types of phase states can be obtained.



OLINA WALE BANK WATON

⑤ Int. Cl.³H 03 K 5/135

識別記号

庁内整理番号 7125-5 J 砂公開 昭和55年(1980)12月25日

発明の数 1 審査請求 未請求

(全 3 頁)

毎デイジタル位相可変回路

②特 願 昭54-74129

黎出 願 昭54(1979)6月12日

⑫発 明 者 髙瀬一郎

東京都港区芝五丁目33番1号日 本電気株式会社内

金出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

⑪代 理 人 弁理士 内原晋

明 細 4

1. 発明の名称 デイジタル位相可変回路

2.特許請求の範囲

3. 発明の詳細な説明

本発明は入力信号の位相をデイジタル的に変化するととのできるデイジタル位相可変回路に 関するものである。

従来知られている位相可変回路は取り出す移相景を必要な位相の状態数だけ用意しておき切替えて使用する方法がある。しかし位相の状態 数が多くなると回路が大型化する欠点があつた。

本 発明の目的はこれらの欠点を除き安定に位相を変化できる回路を提供することにある。

本籍明によると、入力信号がラッチパルスの 論理レベル「1」でそのまま出力され、 論理レ ベルが「1」から「0」に変化するところでサ ップルし、 論理レベルが「0」の状態でホール ドされるようをラッチ回路を複数個含み初段に 入力した信号が最終段から出力されるような機 続接続回路と、入力信号に対して 2ⁿ 俗となる信 号を計数する複数段の 2 進計数回路を介してラ ッチパルスとして和記機続接続回路に供給する

(2)

(1)

-149--

持開昭55-166331(2)

手段とを領え、前記制御回路においてラッチパルスの通過を制御信号で制御するようにした位相可変回路が得られる。

以下図面を用いて詳しく説明する。

年1 図は従来の位相可変回路の解成を示すアロック図である。入力端子101 に入つたペルス信号は、位相 ℓ なる選延を与える凝疾接続された遅延回路102~108 に入り、各選延路の出力に得られる8 過りの位相をスイッチ109で切容を出力発子110に所望の移相景を取り出す。とのように従来の位相可変回路は必要な位相の状態数だけ選延回路を用意してかかなければならず状態数の増加が回路の大型化となる欠点があつた。

第2回は本発明によるデインタル位相可変回 銘の実施例を示す解放図であり、 第3回(1)~(1) は第2回の動作を説明するための改形図である。 本実施例は紙1図で説明した8通りの位相の状 題数を切替える位相切替えを3つの制御報を削 御するととで行なつたものである。なお計数回

(3)

機能を持つているので入力端子 2 0 9 の 3 つの 制御線を制御信号で制御することで 8 通りの位 相の状態数をとることができる。制御信号の論 理レベルが全て「0」のとき位相を 0 度とする と、制御信号によつて次表のような位相変化が 得られる。

r						
	is make	CONT . 1	CONT. 2	CONT.3		
	状態数 ————	9 0°	4 5°	2 2.5°	出力移相量	
	1	LOI	ره۱	١٥٦	0°	
1	2	ر ۲۵	ر ۲۵	Lıl	2 2.5°	10
	3	ر ۲۰	נו	LOI	4 5°	
	4	ره۱	ſij	ریا	6 7.5°	
	5	[1]	١٥٦	ر ۲۵	9 0°	
	6	ſij	ر ۲۵	Гіј	1 1 2.5	
	7	[1]	Гіј	LO J	1 3 5°	15
i	8	[1]	Гіј	[1]	1 5 7.5°	:

「」内は論理レベル

至 2 図の実施例は最高 1 5 7.5 度の移相量をと り得るが 1/16 分間されたペルス信号の極性を 路は4段の同期式カウンタ、ラッケ回給はコン 校校接続したものである。

入力端子201に入つたパルス信号は、4段の同期式カウンタ202に入り各段出力に1/2・1/4・1/8・1/16分周されたパルスを発生する。
ここで1/16分周されたパルス(们を入力とするラッチ回路203は、1/8分周されたラッチパルス(们により90度の是延を与えられる。(波形図())ラッチ回路204の出力信号()は1/4分周されたラッチパルス()により45度の遅延1を与えられる。(波形図())ラッチ回路205の出力信号()は1/2分周されたラッチパルス()により22.5°の遅延(波形図())ラを与えられ出力端子210に出力される。

以上の動作は、入力増子209の3つの制御 15 額 CONT.1 ~ CONT.3 の 簡理 レベルが全て「0 」 状態で カウン & 各段の出力は 簡薄和回路(OR 回路) 206~208 を全通過の状態である。 なお、 各ラッチ回路は ラッチパルスの 簡理 レベル が 「1 」のとき、入力信号をそのまま出力する 20

(4)

制御信号で切替えることのできる回路に通すことで、16通りの位相の状態数と最高337.5 度の移相量をとることができる。また第2図では縦銃接続回路の入力を「1」「0」「1」「0」…の繰返しパルスで説明したがランダムパルスでもよく1シンポル当りのレートは、繰返しパルスと同じにすることで実施できる。

以上説明したよりに本発明によれば、n個(m:整数)の制御機を制御信号で制御することで 2^m 通りの位相状態数をとることができる。 10

4.図面の簡単な説明

第1図は従来の位相可変回路を示す構成図、 第2図は本発明によるデインタル位相可変回路 の実施例を示す構成図、第3図は第2図の動作 を説明するための彼形図である。

15


(5)

(6)

20

オー図

代理人 弁理士 内 原



BEST AVAILABLE COPY

(7)

才3 図

OLISON MANTO 35 Vet SIALI